6.3 信号布线
1.配置物理规则
（1）在约束管理器右边的选框内，单击Physical按钮，如图6-3-1所示。
（2）在Physical Constraint Set区域下单击All Layers，4个物理约束集（PCS）列在右边的窗口，如图6-3-2所示。
图6-3-1 约束管理器
图6-3-2 单击All Layers
（3）在约束管理器的左边选框里，进入Net区域单击All Layers，在右边窗口出现三个网络列表（NCls），如图6-3-3所示。这些网络列表是在原理图编辑器下运行约束管理器时创建的。
（4）在右边窗口Referenced Physical CSet一栏下，拖动规则设置CLOCK网络类型为12_LINE。同样，设置15MIL_VOLTAGE网络为15_LINE，24MIL_VOLTAGE网络为24_LINE，如图6-3-4所示。
图6-3-3 查看网络列表
图6-3-4 设置Referenced Physical CSet栏
2.配置间距规则
（1）在约束管理器的左窗口，单击Spacing，如图6-3-5所示。
（2）在约束管理器的左窗口，进入Spacing Constraint Set区域单击All Layers，在右窗口有两个间距规则设置被列出来，如图6-3-6所示。这些间距规则设置已经存在于电路板上，下载网络表进去即可。
（3）在约束管理器的左窗口，进入Net区域单击All Layers，在右窗口观察到三个网络列表，如图6-3-7所示。这些相同的网络类型是在原理图编辑器下运行约束管理器时创建的。
（4）在右窗口Referenced Spacing CSet一栏下，CLOCK网络规则设置为10_SPACE，如图6-3-8所示。其他两个网络使用默认间距设置。
图6-3-5 约束管理器
图6-3-6 约束管理器窗口
图6-3-7 约束管理器窗口
图6-3-8 设置Referenced Spacing CSet栏
（5）关闭约束管理器。在PCB编辑器中，选择File→Save命令，保存设置。
3.启动DRC
（1）选择Setup→Constraints→Modes命令，弹出约束模式选项窗口。
（2）在Electrical Modes下，单击All off按钮。
（3）在On一栏开启Stub length/Net schedule、Max via count、Propagation delay、Relative propagation delay、Max parallel、Impedance和All differential pair checks rules，如图6-3-9所示。
（4）单击OK按钮。
图6-3-9 Analysis Modes窗口
4.自动布线
（1）选择Route→Route Automatic命令，在Router Setup下，选择Use smart router选项，如图6-3-10所示。
（2）单击Smart Router选项卡，如图6-3-11所示。选择Minimum via grid 和 Minimum wire grid选项，设置Minimum via grid为1，设置Minimum wire grid为1，选择Miter after route选项。
图6-3-10 Automatic Router对话框Router Setup选项卡
图6-3-11 Automatic Router对话框Smart Router选项卡
（3）单击Route按钮，这个指令需要一些时间来运行。运行完成后，关闭Automatic Router窗口。
（4）新的连接显示在PCB编辑器，通过平移和缩放可检查连接。注意到24mil网络用于电压网络，其余网络默认为5mil。
（5）选择File→Save命令并单击Yes按钮保存设置。
5.全局查找查看主要布线
（1）在约束管理器左窗口，选择Electrical列表，选择Net→Routing→Min/Max Propagation Delays工作表。
（2）在右窗口，右击VD总线对象并从下拉菜单中选择Select命令。在PCB编辑器中，可观察到VD总线是高亮显示的。
（3）在PCB编辑器中，单击Shadow Toggle图标
降暗其他线路。
（4）放大高亮线路，看到VD＜0..7＞总线比设计中的其他线路粗，该线宽9mil，是为了满足阻抗规则（65Ω）。
（5）在约束管理器窗口，右击VD总线并从下拉菜单中选择Analyze命令，使板子已选线路的最大/最小延迟加载到实际区域。
（6）展开VD总线对象，观察DRC的颜色编码，绿色代表约束已成功通过设计规则检验。
（7）在约束管理器窗口，右击VD总线对象并从下拉菜单中选择Deselect命令，撤销PCB编辑器下高亮的网络。
6.全局查找查看差分线路
（1）在约束管理器的左窗口，选择Net→Routing→Differential Pair工作表。
（2）在右窗口，右击对象DP1并选择Select命令，如图6-3-12所示，线路高亮显示。
图6-3-12 菜单栏
（3）DP2和DP3重复上一步骤。
（4）在DP1上右击并选择Analyze命令，其他差分对象做同样操作。
（5）在约束管理器窗口，在差分对象上右击并从下拉菜单中选择Deselect命令（撤销在PCB编辑器的这些网络）。
7.全局查找查看匹配延时线路
（1）在约束管理器的左窗口，选择Net→Routing→Relative Propagation Delay工作表。
（2）在右窗口，右击MATCH1对象并选择Select命令，如图6-3-13所示。三个网络的匹配线路在PCB编辑器中是高亮显示的，长度在150mil之内。
（3）在约束管理器窗口，展开MATCH1对象显示网络，然后右击并选择Analyze命令，为每个网络加载实际长度和延迟。
（4）在约束管理器窗口，撤销匹配组网络。
8.其他的全局查找
（1）在PCB编辑器中，选择View→Zoom Fit命令。
（2）在约束管理器左窗口，单击Physical选框。
（3）在Net区域下单击All Layers，如图6-3-14所示。
图6-3-13 菜单栏
图6-3-14 约束管理器
（4）在右窗口，展开CLOCK网络组查看其组成网络。在CLOCK网络组单击右键并选择Select命令。MCLK和DCLK在PCB编辑器中高亮显示，这些网络线宽为12mil，间隔为10mil。
（5）在约束管理器窗口，撤销时钟网络，单击Shadow Toggle图标
恢复PCB编辑器显示。
（6）在约束管理器窗口，选择File→Close命令。在PCB编辑器中，选择File→Exit命令并单击No按钮放弃任何改变。