4.3 组合逻辑电路中的竞争与险象