2.6 版图布线

布线是模拟版图设计最后的步骤，其主要目的是将各个模块（晶体管、电容器、差分对等）的输入/输出端口进行电气连接。由于模拟电路的性能严重地依赖于版图寄生效应，所以对模拟电路布线的要求要比数字电路严格得多。一个运算放大器差分输入级的版图如图2.16a所示，黑色部分是版图需要布线的区域。我们可以将部分器件进行合并，以减小不必要的连接线，从而减小寄生效应。进行合并后的版图布线如图2.16b所示。从图中可以看出，即使对于这个简单的模拟电路，虽然图2.16a的布线方法更为简单、成熟，但该布线策略使得电路性能弱于图2.16b。因此，布线的质量很大程度上取决于器件的折叠、合并、布置和形状。所以，布线过程必须和器件选取、布局等步骤紧密地结合在一起。

图2.16所示的布线，其质量很大程度上取决于器件的折叠、合并、布置和形状。我们知道，模拟电路的性能对版图寄生效应十分敏感，这些非理想效应本质上是由器件的物理特性决定的。虽然我们不能完全消除布线寄生参数的影响，但是我们仍然可以采用合理的技术来降低这些效应。

图2.16 两种版图布线方法

a）简单布置 b）合并布置

分裂布线网络

模拟电路中不同布线区域内的电流密度可能具有较大差别。因此，在同一布线网络中两条路径的电流密度，也可能存在数个数量级的差异。线电阻可以表示为

其中，Δl和Δw分别为线的长度和宽度；而R_sh为线材料的方块电阻值。如果我们将该模型用于图2.17a的接地线中，那么在两条虚线之间就会产生V_drop=R_wire×I的电压降，因此在线顶端的电位就不等于地电位。这个电压差会随时间而变化，并影响电路的工作状态，所以必须减小这个影响。一种方法如图2.17b所示，将两个方向的布线网络分离，其目的在于使得大电流流过主通路，小电流流经分支通路，从而减小电压降。也可以如图2.17c所示，增加布线的宽度，通过减小方块数来减小线电阻。

对称布线

模拟电路设计者经常需要在差分电路中引入对称性来优化失调、差分增益和噪声。如果只有差分路径的端口是相对于对称轴对称的，那么我们就可以考虑进行对称布线。一个对称的版图如图2.18a所示，其中端口为灰色，对称轴为虚线。这个对称轴将版图分成两个部分。在初始阶段，我们不考虑非对称（相对于对称轴）障碍的存在。在没有非对称障碍物的情况下，我们先对版图的左半边进行布线，然后将布好的路径镜像到版图的另一半。我们再考虑具有非对称障碍存在的情况。由于障碍物只出现在对称轴的一侧，我们可以假设另一半也出现一个镜像障碍，那么我们就可以在一侧布线，之后再镜像回另一侧，如图2.18b所示。

图2.17 布线网络中的电流密度

a）分支线会受到线电阻产生电压降的影响 b）分支路与主通路分离，流过小电流 c）增加布线的线宽，减小方块数来减小线电阻

图2.18 对称轴和非对称障碍

a）端口相对于虚线轴对称 b）将非对称障碍镜像

如果两个端口在对称轴的不同侧且路径交叉，则使用上述方法将不可能实现对称布线。一个例子如图2.19a所示。这时我们可以使用“连接器”技术（见图2.19b），这时“连接器”允许两个对称部分跨过对称轴线。虽然两个网络的电阻和电容是匹配的，但是由于与其他网络的电容和电感耦合，对称网络的寄生之间仍然可能存在一些差异。但这种方式的连接仍然要优于图2.19a。

图2.19 交叉匹配线的寄生

a）两条对称线之间的匹配较差 b）使用“连接器”改善匹配

串扰与屏蔽

信号线之间的串扰会严重降低模拟电路的性能。所以，我们在布线过程中需要提取这些非理想效应。对于寄生电容的提取方法，存在1维、2维、2.5维和3维的提取方法。1维提取可以简单地采用式（2-3）实现：

式中，A为两条线之间重叠区域的面积；S是该区域的周长；C_α是每单位面积的电容；C_β是每单位长度的边缘电容。图2.20中的虚线区域就是重叠区域。2维提取还包括由于不重叠导线所产生的电容。如果采用2维模型进行提取，图2.20中第一条垂直线的整体电容值为

式中，C_γ为单位长度的串扰电容；Δl为垂直轴上的交叠长度；d为两条线间的距离。由于其相对简单，所以在布线中我们通常使用该2维模型。

图2.20 包括重叠和非重叠电容的2维提取

在2.5维提取中，我们首先通过真实的3维结构横截面来考虑边缘效应；另一方面，我们还在三维提取中构造了包括参数化三维几何结构的库，并且将从版图中提取的几何图形与库中的几何图形进行匹配。虽然3维提取比上述提取方法更精确，但由于其时间性，在布线搜索中可能会更加复杂。

在射频电路中，电感耦合对电路性能也起着至关重要的作用，我们可以采用互连的RLC模型来观察这些电感的影响，甚至可以进行电磁模拟来更精确地观察寄生效应。

在互连中，并行的长连线由于耦合作用发生串扰，会影响电路的性能。一种降低串扰的方式是增加线间距。如果增加线间距仍无法降低串扰，那么我们可以在严重耦合的线之间加入屏蔽线。三种屏蔽情况如图2.21所示。这些方法可以用于降低衬底或布线层引起的串扰。需要注意的是，屏蔽线必须连接到直流电位，或者连接到地电位上。

图2.21 通过屏蔽降低串扰

a）在同一层中进行屏蔽 b）不同层中进行屏蔽

c）屏蔽通过衬底的串扰，方块表示与衬底连接的通孔